Conectorii de extensie ai magistralei ISA
Conectorii de extensie ai acestei magistrale au o sectiune ce corespunde unei magistrale de 8 biti si o a doua sectiune care contine liniile suplimentare necesare unui sistem pe 16 biti. Asa cum este prezentat si in Fig. 2.1, conectorii de extensie ai magistralei ISA sunt de tip "female" si au semnificatia prezentata in tabelul de mai jos.
Semnul "#", ce apare dupa unele semnale, indica faptul ca linia respectiva este activa pentru un nivel de "0" logic (low level).
Fig. 2.1. Conectorii ISA si placa corespunzatoare unui adaptor pe ISA
|
Nr. PIN |
DENUMIRE PIN |
TIPUL SEMNAL |
FUNCTIE PIN |
|
|
A1 |
CHCK# |
Intrare |
Verificare canal I/O; activ pe zero-eroare de paritate (I/O Channel check) |
|
|
A2 |
SD7 |
Intrare/Iesire |
Linie de date 7 (System Data bit 7) |
|
|
A3 |
SD6 |
Intrare/Iesire |
Linie de date 6 (System Data bit 6) |
|
|
A4 |
SD5 |
Intrare/Iesire |
Linie de date 5 (System Data bit 5) |
|
|
A5 |
SD4 |
Intrare/Iesire |
Linie de date 4 (System Data bit 4) |
|
|
A6 |
SD3 |
Intrare/Iesire |
Linie de date 3 (System Data bit 3) |
|
|
A7 |
SD2 |
Intrare/Iesire |
Linie de date 2 (System Data bit 2) |
|
|
A8 |
SD1 |
Intrare/Iesire |
Linie de date 1 (System Data bit 1) |
|
|
A9 |
SD0 |
Intrare/Iesire |
Linie de date 0 (System Data bit 0) |
|
|
A10 |
CHRDY |
Intrare |
Canal I/O "ready" (I/O Channel ready) |
|
|
A11 |
AEN |
Iesire |
Activare adresa (Address enable; active high) |
|
|
A12 |
SA19 |
Iesire |
Linie adresa 19 (System Address bit 19) |
|
|
A13 |
SA18 |
Iesire |
Linie adresa 18 (System Address bit 19) |
|
|
A14 |
SA17 |
Iesire |
Linie adresa 17 (System Address bit 19) |
|
|
A15 |
SA16 |
Iesire |
Linie adresa 16 (System Address bit 19) |
|
|
A16 |
SA15 |
Iesire |
Linie adresa 15 (System Address bit 19) |
|
|
A17 |
SA14 |
Iesire |
Linie adresa 14 (System Address bit 19) |
|
|
A18 |
SA13 |
Iesire |
Linie adresa 13 (System Address bit 19) |
|
|
A19 |
SA12 |
Iesire |
Linie adresa 12 (System Address bit 19) |
|
|
A20 |
SA11 |
Iesire |
Linie adresa 11 (System Address bit 19) |
|
|
A21 |
SA10 |
Iesire |
Linie adresa 10 (System Address bit 19) |
|
|
A22 |
SA9 |
Iesire |
Linie adresa 9 (System Address bit 19) |
|
|
A23 |
SA8 |
Iesire |
Linie adresa 8 (System Address bit 19) |
|
|
A24 |
SA7 |
Iesire |
Linie adresa 7 (System Address bit 19) |
|
|
A25 |
SA6 |
Iesire |
Linie adresa 6 (System Address bit 19) |
|
|
A26 |
SA5 |
Iesire |
Linie adresa 5 (System Address bit 19) |
|
|
A27 |
SA4 |
Iesire |
Linie adresa 4 (System Address bit 19) |
|
|
A28 |
SA3 |
Iesire |
Linie adresa 3 (System Address bit 19) |
|
|
A29 |
SA2 |
Iesire |
Linie adresa 2 (System Address bit 19) |
|
|
A30 |
SA1 |
Iesire |
Linie adresa 1 (System Address bit 19) |
|
|
A31 |
SA0 |
Iesire |
Linie adresa 0 (System Address bit 19) |
|
|
B1 |
GND |
Masa (Ground) |
||
|
B2 |
RESET |
Iesire |
Semnbal initializare pentru logica sistemuluit |
|
|
B3 |
+5V |
Alimentare +5 VDC |
||
|
B4 |
IRQ2/IRQ9 |
Intrare |
Cerere de intrerupure 2 (Interrupt Request 2/9) |
|
|
B5 |
-5VDC |
Alimentare -5 VDC |
||
|
B6 |
DRQ2 |
Intrare |
Cerere DMA 2 (DMA Request 2) |
|
|
B7 |
-12VDC |
-12 VDC |
||
|
B8 |
NOWS# |
Intrare |
Terminare stari "WAIT" (No WaitState) |
|
|
B9 |
+12VDC |
Alimentare +12 VDC |
||
|
B10 |
GND |
Masa (Ground) |
||
|
B11 |
SMWTC# |
Iesire |
Scriere memorie (System Memory Write Command) |
|
|
B12 |
SMRDC# |
Iesire |
Citire memorie (System Memory Read Command) |
|
|
B13 |
IOWC# |
Iesire |
Scriere I/O (I/O Write Command) |
|
|
B14 |
IORC# |
Iesire |
Citire I/O (I/O Read Command) |
|
|
B15 |
DACK3# |
Iesire |
Recunoastere cerere DMA 3 (DMA Acknowledge 3) |
|
|
B16 |
DRQ3 |
Intrare |
Cerere DMA 3 (DMA Request 3) |
|
|
B17 |
DACK1# |
Iesire |
Recunoastere cerere DMA 1 (DMA Acknowledge 1) |
|
|
B18 |
DRQ1 |
Intrare |
Cerere DMA 1 (DMA Request 1) |
|
|
B19 |
REFRESH# |
Intrare/Iesire |
Ciclu de "REFRESH" a memoriilor (Refresh) |
|
|
B20 |
BCLK |
Iesire |
Semnalul de tact - 67 ns, 8-8.33 MHz, 50% factor de umplere (Bus System Clock) |
|
|
B21 |
IRQ7 |
Intrare |
Cerere de intrerupure 7 (Interrupt Request 7) |
|
|
B22 |
IRQ6 |
Intrare |
Cerere de intrerupure 6 (Interrupt Request 6) |
|
|
B23 |
IRQ5 |
Intrare |
Cerere de intrerupure 5 (Interrupt Request 5) |
|
|
B24 |
IRQ4 |
Intrare |
Cerere de intrerupure 4 (Interrupt Request 4) |
|
|
B25 |
IRQ3 |
Intrare |
Cerere de intrerupure 3 (Interrupt Request 3) |
|
|
B26 |
DACK2# |
Iesire |
Recunoastere cerere DMA 2 (DMA Acknowledge 2) |
|
|
B27 |
TC |
Iesire |
Indica terminarea transferului DMA (Transfer Complete) |
|
|
B28 |
BALE |
Iesire |
Activare adrese (Buffered Address Latch Enable) |
|
|
B29 |
+5V |
+5 VDC |
||
|
B30 |
OSC |
Iesire |
Oscilator 70 ns, 14.31818 MHz, 50% factor de umplere (Oscilator) |
|
|
B31 |
GND |
Masa (Ground) |
||
|
C1 |
SBHE# |
Iesire |
Activare parte superioara a magistralei (System bus high enable) |
|
|
C2 |
LA23 |
Iesire |
Bistabil adresa 23 (Latchable Address bit 23) |
|
|
C3 |
LA22 |
Iesire |
Bistabil adresa 22 (Latchable Address bit 22) |
|
|
C4 |
LA21 |
Iesire |
Bistabil adresa 21 (Latchable Address bit 21) |
|
|
C5 |
LA20 |
Iesire |
Bistabil adresa 20 (Latchable Address bit 20) |
|
|
C6 |
LA19 |
Iesire |
Bistabil adresa 19 (Latchable Address bit 19) |
|
|
C7 |
LA18 |
Iesire |
Bistabil adresa 18 (Latchable Address bit 18) |
|
|
C8 |
LA17 |
Iesire |
Bistabil adresa 17 (Latchable Address bit 17) |
|
|
C9 |
MRDC# |
Iesire |
Citire Memorie (Memory Read Command) |
|
|
C10 |
MWTC# |
Iesire |
Scriere Memorie (Memory Write Command) |
|
|
C11 |
SD08 |
Intrare/Iesire |
Linie date bit 8 (System Data bit 8) |
|
|
C12 |
SD09 |
Intrare/Iesire |
Linie date bit 9 (System Data bit 9) |
|
|
C13 |
SD10 |
Intrare/Iesire |
Linie date bit 10 (System Data bit 10) |
|
|
C14 |
SD11 |
Intrare/Iesire |
Linie date bit 11 (System Data bit 11) |
|
|
C15 |
SD12 |
Intrare/Iesire |
Linie date bit 12 (System Data bit 12) |
|
|
C16 |
SD13 |
Intrare/Iesire |
Linie date bit 13 (System Data bit 13) |
|
|
C17 |
SD14 |
Intrare/Iesire |
Linie date bit 14 (System Data bit 14) |
|
|
C18 |
SD15 |
Intrare/Iesire |
Linie date bit 15 (System Data bit 15) |
|
|
D1 |
M16# |
Intrare |
Selectie cip memorie pe 16 biti (Memory size 16-bit chip select) |
|
|
D2 |
IO16# |
Intrare |
Selectie cip I/O pe 16 biti (I/O 16-bit chip select) |
|
|
D3 |
IRQ10 |
Intrare |
Cerere intrerupere 10 (Interrupt Request 10) |
|
|
D4 |
IRQ11 |
Intrare |
Cerere intrerupere 10 (Interrupt Request 11) |
|
|
D5 |
IRQ12 |
Intrare |
Cerere intrerupere 10 (Interrupt Request 12) |
|
|
D6 |
IRQ15 |
Intrare |
Cerere intrerupere 10 (Interrupt Request 15) |
|
|
D7 |
IRQ14 |
Intrare |
Cerere intrerupere 10 (Interrupt Request 14) |
|
|
D8 |
DACK0# |
Iesire |
Recunoastere DMA 0 (DMA Acknowledge 0) |
|
|
D9 |
DRQ0 |
Intrare |
Cerere DMA 0 (DMA Request 0) |
|
|
D10 |
DACK5# |
Iesire |
Recunoastere DMA 5 (DMA Acknowledge 5) |
|
|
D11 |
DRQ5 |
Intrare |
Cerere DMA 5 (DMA Request 5) |
|
|
D12 |
DACK6# |
Iesire |
Recunoastere DMA 6 (DMA Acknowledge 6) |
|
|
D13 |
DRQ6 |
Intrare |
Cerere DMA 6 (DMA Request 6) |
|
|
D14 |
DACK7# |
Iesire |
Recunoastere DMA 7 (DMA Acknowledge 7) |
|
|
D15 |
DRQ7 |
Intrare |
Cerere DMA 7 (DMA Request 7) |
|
|
D16 |
+5 V |
+5 V |
||
|
D17 |
MASTER16# |
Intrare |
Utilizat pentru preluarea controlui magistralei de catre cartelele "16 bit ISA Bus Master |
|
|
D18 |
GND |
Masa (Ground) |
Aceasta magistrala are doua sectiuni:
Prima sectiune se afla pe conectorul corespunzator magistralei de 8 biti in pozitiile A31 A12. Sunt 20 de linii de adresa (A0 A19) ce pot accesa 1M adrese memorie. Ele se mai numesc si "Sistem adress buss" si se noteaza cu SA[19 - 0]. Aceste adrese sint disponibile odata cu frontul pozitiv semnalului BALE (Buttered address latch enable). Aceste linii sunt controlate de circuite cu trei stari (tri-state).
A doua sectiune se afla pe al doilea conector in ocupa pozitiile C8 C2. Sunt 7 linii de adresa (A17 A23) cu care se pot accesa pana la16 M adrese memorie. Ele se mai numesc si "Latchable adress buss" si se noteaza cu LA[23 0]. Pentru a se permite operarea in sistem "pipeline", pe conectorul suplimentar au fost plasate un numar mai mare de linii de adresa si anume liniile A17 A19 se suprapun cu cele de la primul conector. In situatia in care se poate aplica suprapunerea dintre executia unei instructiuni si extragerea alteia, aceste adrese apar in avans (inaintea semnalului BALE) si pot fi utilizate pentru initierea procesului de identificare (decodificare) al blocului de memorie ce urmeaza a fi accesat.
SBHE# (System bus high enable - C1) activare parte superioara a magistralei. Acest semnal informeaza ca transferul unui octet se face pe partea superioara a magistralei de date (SD8 SD15), atunci cand adresa este impara.. Tot acest semnal mai poate indica transferul unui cuvant pe 16 biti, atunci cand adresa este para. Acesta linie este de tip trei stari (tri-state).
|
Politica de confidentialitate |
 .com |
Copyright ©
2024 - Toate drepturile rezervate. Toate documentele au caracter informativ cu scop educational. |
Personaje din literatura |
| Baltagul – caracterizarea personajelor |
| Caracterizare Alexandru Lapusneanul |
| Caracterizarea lui Gavilescu |
| Caracterizarea personajelor negative din basmul |
Tehnica si mecanica |
| Cuplaje - definitii. notatii. exemple. repere istorice. |
| Actionare macara |
| Reprezentarea si cotarea filetelor |
Geografie |
| Turismul pe terra |
| Vulcanii Și mediul |
| Padurile pe terra si industrializarea lemnului |
| Termeni si conditii |
| Contact |
| Creeaza si tu |
