Pentium Xeon, Katmai si Willamette

Pentium Xeon, Katmai si Willamette

Urmatorul Pentium II al Intel, numit Xeon, dispune ca si predecesorul sau de o memorie cache de nivel 2 de 512 K, 1 M sau 2. Noul cartus slot 2, ce poate lucra cu cache L2 de pana la 2 M, functioneaza la aceeasi frecventa de tact cu CPU.

O noutate o constituie existenta a doua cipset-uri cu suport multiprocesor, ceea ce ofera posibilitatea utilizarii mai eficiente pentru servere si statii de lucru echipate cu pana la patru procesoare.

Frecventa de tact este de 400 MHz in cazu1 cache-ului L2 de 512 K si 1M, respectiv 450 MHz pentru un cache L2 de 2 M.

De asemenea, sunt introduse elemente pentru sporirea sigurantei, prin adaugarea unor componente si caracteristici pentru administrare si monitorizare:

senzor termic pentru urmarirea temperaturii cipului;

- verificarea si corectarea erorilor de date aparute pe parcursul transferului pe magistrala sistemului si magistralele memoriei cache L2;

- suport complet pentru ca doua procesoare sa realizeze aceleasi operatii cu aceleasi date, urmata de verificarea rezultatelor;

- o magistrala de gestiune a sistemului pentru urmarirea CPU printr-o interfata pentru doua noi componente de memorie ROM destinate partajarii informatiei cu software-ul si hardware-ul de gestiune a sistemului;

Xeon utilizeaza o noua platforma numita arhitectura de memorie server extinsa, care dispune de doua moduri de adresare a memoriei pe 36 de biti, o extensie a adresei de pagini pe 36 de biti si o extensie a dimensiunii de pagina pe 36 de biti, ceea ce permite accesarea si adresarea a pana la 64 G de RAM. Intel apreciala momentul respectiv ca Xeon egaleaza si chiar depaseste performantele masinilor RISC ale firmelor Sun (Space), Compaq (Alpha), Hewlett-Packard (LC) sau Silicon Graphics (MIPS).

In 1998, SALIENT a lansat sistemul bazat pe Intel Pentium II la 350 MHz implementat pe placa de baza SALIENT cu cipset BX, ce ruleaza la 500 MHz, fata de cipsetul LX 440 LX ce rula la 333 MHz, iar magistrala PCI lucreaza la 100 MHz.

Pentium II este tot o masina superscalara. In figura 3 este prezentata schema bloc de baza a familiei de procesoare P6.

Fig. 3. Arhitectura familiei de procesoare P6

Principalele componente ale microprocesorului sunt:

- subsistemul de memorie format din: memoria cache Ll si L2, unitatea de interfata cu magistrala (Bus Interface Unit), unitatea de interfata cu memoria (Memory Interface Unit) si bufferul de reordonare al acceselor la memorie (Memory Reorder Buffer);

unitatea de extragere/planificare - Fetch/Decode Unit;

bufferul de reordonare a instructiunilor - Reorder Buffer;

- unitatea de planificare/executie a instructiunilor, formata dintr-o statie de rezervare centrala, doua unitati pentru intregi, o unitate pentru virgula mobila, doua unitati de generare a adreselor si doua unitati SIMD in virgula mobila (extensie SSE de la Pentium IIl),

- unitatea de validare a instructiunilor - Retirement Unit.

Aceste elemente sunt descrise sumar in continuare, o descriere mai detaliata fiind facuta in subcapitolul 8.

Subsistemul de memorie consta din memoria principala si cele 2 niveluri de memorie cache. Memoria principala este accesata printr-o magistrala de 64 biti, orientata pe tranzactii, ceea ce inseamna ca fiecare acces este tratat separat. Memoriile cache de nivel 1 si 2 pot fi accesate la frecventa procesorului. Memoria cache de nivel 1 pentru instructiuni este organizata asociativ pe seturi cu 4 cai, iar cea pentru date pe 2 cai si suporta executarea unei operatii load si a uneia store pe ciclu. Informatii despre tehnicile de mapare a memoriei cache se gasesc in subcapitolul 6.6.

Toate cererile unitatilor de executie catre memorie trec prin buffer-ul de reordonare (Memory Reorder Buffer) care functioneaza ca o unitate de planificare a instructiunilor load/store. Aici unele instructiuni load/store pot fi reordonate pentru a mentine un flux continuu de instructiuni. Instructiunile load pot fi executate inaintea instructiunilor store. Se pot executa si instrutiuni load speculative. Detalii privind executia speculativa sunt prezentate in subcapitolul 7.

Unitatea de extragere si decodificare citeste instructiunile din memoria cache L1 si le decodifica intr-o serie de instructiuni RISC denumite micro-ops. FIuxuI de micro-ops este indreptat apoi catre ROB. Unitatea de extragere calculeaza si pointerul de instructiune pe baza informatiilor provenite din BTB (Branch Target Buffer) si a indicatiilor de predictie gresita a saltului, date de unitatea de lucru cu numere intregi. BTB este un buffer cu 512 intrari, ce contine informatii pentru predictia dinamica a salturilor. Datorita faptului ca P6 are o banda de asamblare cu 12 niveluri, o predictie gresita implica o penalitate mare. De aceea, se utilizeaza o tehnica de predictie adaptiva cu 2 niveluri. Metodele de predictie a ramificatiilor sunt prezentate in subcapitolele urmatoare.

Unitatea de decodificare contine trei decodificatoare: doua pentru instructiuni simple (de obicei, aici se decodifica instructiunile CISC intr-o singura micro-ops) si unul pentru instructiuni complexe. De obicei raportul instructiuni CISC/ micro-ops este o instructiune ClSC la 1 pana la 4 micro-ops. Instructiunile complexe sunt introduse intr-un secventiator de microoperatii, care ajuta la decodificarea instructunilor complexe. Decodificatorul poate sutine o rata de 6 micro-ops/ciclu.

Pentru a rezolva problema dependentelor intre instructiuni exista un set de 40 de registre fizice, care pot memora si valori intregi si in virgula mobila. Pentru a realiza redenumirea registrelor, se uti1izeaza un tabel de mapare (Register alias Tobie), unde referintele la registrele logice sunt transformate in referinte la registrele fizice. Subcapitolul 6 trateaza problema executiei neordonate si a redenumirii registrelor. In etapa finala, toate instructiunile decodificate sunt trimise catre ROB.

Bufferul de reordonare (ROB) este organizat ca un masiv de memorie adresabila prin continut si are rolul de a memora atat instructiunile care asteapta executia, cat si pe cele care si-au terminat executia, dar nu au actualizat inca starea procesorului.

Unitatea de planificare are in componenta o statie de rezervare centrala, care este scanata mereu pentru a detecta instructiunile disponibile pentru planifcare la executie. Metoda de planificare este de tip out-of-order, adica se vor trimite pentru executie instructiunile care au toti operanzii disponibili, indiferent de ordinea in care ele apar in program. Cand doua sau mai multe instructiuni de acelasi tip sunt disponibile pentru executie, ele vor fi selectate pe principiul FIFO.

Executia instructiuni1or este asigurata de doua unitati pentru numere intregi, doua pentru virgula mobila si o unitate pentru load/store, ceea ce permite ca 5 microinstructiuni sa poata fi planificate in fiecare ciclu.

Dintre cele doua unitati pentru intregi, una poate executa instructiunile de salt. Aceasta poate detecta predictiile gresite, pentru a semnala BTB sa restarteze banda de asamblare in mod corect.

Unitatea de interfata cu memoria poate executa atat o instructiune load, cat si una store in aceiasi ciclu, deoarece are doua unitati de calcul al adresei.

Unitatea de lucru cu numere in virgula mobila poate executa adunari (3 cicli), inmultiri (5 cicli), impartiri (18-38 cicli) si extragerea radacinii patrate (26-69 cicli).

Unitatea de validare a instructiunilor verifica permanent ROB, pentru a retrage instructiunile si a actualiza starea procesorului. Se pot extrage cate trei instructiuni/ciclu. La retragere, rezultatele sunt scrise in registrele destinatie sau in memorie.

Katmai continua seria de procesoare Pentium II, ce poarta un nume de cod care reprezinta numele extensiei setului de instructiuni al arhitecturii KNI: Katmai New Instrudion Set. Noile instrutiuni Katmai sustin aplicatiile multimedia, accelerand indeosebi reprezentari grafice si video. Pentru a obtine intr-adevar mai multa performanta prin intemediul acestor instructiuni, in beneficiul vitezei si al calitatii imaginii - ca si la MMX - este necesar software nou, care sa exploateze in mod efectiv noile instructiuni. Initial frecventa de tact a fost de 450 si 500 MHz, dar poate ajunge la 800 MHz.

Arhitectura Katmai a fost prevazuta cu o serie de caracteristici noi. Utilitatea celor 70 de noi instructiuni si avantajele ce decurg din alte imbunatatiri se combina.

O data cu MMX, Intel a introdus un procedeu care este denumit SIMD (Single lnstruction/Multiple Data), care are rolul de a prelucra simultan mai multe date similare, cum apar destul de des in aplicatii multimedia. MMX sunt doar instructiuni in virgula fixa, care nu accelereaza grafica 3D, unde se fac prelucrari in virgula mobila.

KNI extinde acest procedeu, care devine SIMD-FP (FP- floating point), incluzand si operatiile in virgula mobila. Pentru aceasta, KNI dispune de un set de opt registre independente, suplimentare, de cate 128 biti. In fiecare dintre aceste registre pot fi prelucrate simultan patru valori in virgula mobila, cu simpla precizie. In timp ce instructiunile MMX folosesc registrele FP ale coprocesorului, astfel incat nu este posibila utilizarea simultana a instructiunilor FP si a celor MMX, Katmai lucreaza cu registre suplimentare, care nu mai afecteaza registrele coprocesorului.

Pentru Windows 98 exista aceasta posibilitate. Memory Streaming este o alta caracteristica a arhitecturii Katmai. Programul comunica procesorului in prealabil care date preconizeaza ca vor fi incarcate. Katmai ofera multe optiuni, lasand la alegerea software-ului incarcarea datelor in toate cache-urile, doar in cache-ul L2 sau in nici un cache. Dupa prelucrare, datele pot fi scrise in cache sau direct in memorie.

Microprocesoarele Pentium produse de Intel in decursul timpului, pana in prezent, sunt amintite in tabelul 2.

Frec. de lucru

Tipul de chipsets

Cache L2

Viteza bus (MHz)

Putere disipa- ta

Tensiune de alimentare

Tem-pera-tura case

Package

Pentium II

256K

9.8W

1.6V

0-100C

615 BGA

256K

11.8W

1.6V

0-100C

615 BGA

Pentium III

1.26 GHz

512K

29.5W

1.45V

69C*

370 FC-PGA2

1 GHz

256K

29.0W

1.75V

75C

370 FC-PGA

1 GHz

256K

29.0W

1.75V

75C

370 FC-PGA

256K

26.1W

1.75V

80C

370 FC-PGA

256K

25.7W

1.75V

80C

370 FC-PGA

256K

22.8W

1.75V

80C

370 FC-PGA

256K

21.9W

1.75V

80C

370 FC-PGA

256K

19.6W

1.75V

82C

370 FC-PGA

Pentium IV

Intel 875P, 865G, 852GME, ,E,GV,

512KB

68.4 W

1.525V

5-72C

FC-PGA2 478

Intel 875P, 865G, 852GME, ,E,GV,

512KB

62.6 W

1.525V

5-72C

FC-PGA2 478

Intel 875P, 865G, 852GME, ,E,GV,

512KB

59.8 W

1.525V

5-71C

FC-PGA2 478

Intel 875P, 865G, 852GME, ,E,GV,

512KB

53 W

1.525V

5-69C

FC-PGA2 478

Pentium IV cu HT (hyper threading)

Intel 865G

2MB

86 watts

1.20-1.3375V

5-69.2° C

LGA-775

Intel 915GV, 945G

1MB

84 watts

1.25-1.425V

5-72.8C

LGA-775

Intel 875P. 865G

1MB

89 watts

1.25-1.4V

5-69.1C

FC-µPGA4

Intel Xeon si Intel Xeon cu 800MHz FSB

Intel® E7520

1 MB

103.0W

1.2875 - 1.4V

604-pin FC-µPGA4

Intel® E7501, E7500

512 KB

70W

1.5V

75C

604-pin FC-mPGA-2p

Intel® E7501, E7500

512 KB

65.0W

1.5V

74C

604-pin FC-mPGA-2p

Intel® E7501, E7500

512 KB

58.0W

1.5V

70C

603-pin INT3

Tabelul 1. Procesoare Intel® Pentium® si Intel® Xeon®