Cmos

CMOS

Blocurile functionale folosesc de cele mai multe ori circuite electronice din familii diferite, cu caracteristici diferite. Criteriul care dicteaza folosirea uneia din familii este avantajul oferit de familia respectiva ce se impune in cazul particular al operatiei efectuate in blocul respectiv. De exemplu, familia TTL, mentionata mai sus, ofera, datorita tehnologiei bipolare, viteze de lucru ridicate, iar familia CMOS, ale carei caracteristici vor fi prezentate in continuare, ofera circuite cu un consum de putere foarte mic. Pentru  aceste circuite sunt folosite tranzistoare MOS cu canal n si canal p, evitandu-se utilizarea rezistentelor.

Logica CMOS are la baza structura de inversor, obtinuta prin conectarea in serie a unui tranzistor NMOS cu un tranzistor PMOS. Deoarece tranzistoarele MOS complementare au difuzii cu dopari de polaritati opuse, acestea functioneaza cu tensiuni de comanda opuse. Astfel, o tensiune de comanda (Vdd) va deschide tranzistorul nMOS, Tn si il va bloca pe cel pMOS, Tp; iar cuplare la masa (groud) va deschide Tp si va bloca Tn. [6]

Figura 8. Inversorul CMOS

Tensiunea pozitiva de nivel ridicat (+VDD), corespunzatoare lui 1 logic, aplicata pe grila comuna, deschide tranzistorul Tn (Vgn = +Vdd) si blocheaza tranzistorul Tp (Vgp = 0V). Astfel, Vout = 0V, ceea ce corespunde lui 0 logic, respectandu-se tabelul de adevar al functiei logice NU.

Similar, o tensiune de nivel scazut, corespunzatoare lui 0 logic, Vin = 0, aplicata pe grila comuna, deschide tranzistorul Tp a carui tensiune de comanda devine negativa ( Vgp =0-Vdd = -Vdd) si blocheaza tranzistorul Tn. Considerand caderea de tensiune intre drena si sursa tranzistorului aflat in conductie egala cu zero, la iesire gasim Vout = +Vdd, adica un nivel inalt, corespunzator lui 1 logic. Se observa ca se respecta din nou tabelul de adevar al functiei logice NU.

Caracteristici ale familiei CMOS:

nivele ale semnalelor de iesire extrem de apropiate de 0V pentru starea 0 logic si, respectiv, de valoarea tensiunii de alimentare, pentru starea 1 logic;

pragul de basculare a starii logice este situat la jumatatea excursiei semnalului logic de la intrare si la jumatatea tensiunii de alimentare;

plaja larga a tensiunii de alimentare;

datorita simetriei, fronturile semnalului de iesire sunt egale, se va modifica W/L pentru a asigura ;

timp mic de propagare,dependent de tensiunea de alimentare;

imunitate la zgomot ridicata - 45% din diferenta tensiunilor corespunzatoare celor doua nivele logice;

consum extrem de redus, avantaj semnificativ fata de circuitele bipolare (putere disipata foarte mica in regim static)

in regim dinamic, sarcina fiecarei intrari CMOS necesita realizarea unui compromis intre numarul sarcinilor comandate si viteza

gama larga a temperaturilor ambiante de functionare (-40˚C +85˚C)

tehnologia este simpla, deci ieftina