Circuite TTL

Circuite TTL

Caracteristica de intrare

arata dependenta tensiunii de intrare in functie de curentul de intrare u_i=f(i_i) ; i_i=f(u_i

a)     toate intrarile au valoarea "; (SI NU - cand pe intrarile porti se aplica tensiune de nivel inalt curentul pe fiecare intrare este 10 - 40μA)

_b)          o intrare la "0" si restul intrarilor la I_iH = 40μA I_iL = 1,6 mA

Caracteristica de iesire

a) tensiunea de iesire "0" logic

b)     tensiunea de iesire "1" logic

Fan-out - reprezina numarul de porti logice pe care le poate .. o alta poarta logica fara sa o distruga, fara a depasii curentii

Timpul de propagare a semnalului printr o poarta logica

Pentru poarta TTL standard timpul de propagare este de 10 ms.

Pentru medie consumata este de 10 mw

Tipuri de circuite TTL

Circuite Triger Schmitt

În cazul unor semnale intrare cu porturi lente (durata de crestere de la minim la maxim este mai mare de 100ms) iesirea portilor logice poate sa comute in mod eronat. Motivul functiei eronate este dat de intrarea in conditie in mod simultan a celor 3 tranzistoare din etajul defazor si etajul final a portii. Pentru a evita acest comportament defectuos se implementeaza in structura interna un circuit de tip Triger Schimtt, care introduce in caracteristica de transfer un histerezis.

Poarta TTL de mica putere(TTL LP)(Low Power)

În scopul reducerii puterii medii consumate, s au proiectat circuite TTL de mica putere. Acest lucru s a realizat prin marirea valoarii rezistentei de pe poarta TTL standard intre 4 si 10 ori.

Porti TTL de viteza mare(HTTL)

Pentru a marii viteza de lucru a portilor TTL se modifica schema portii TTL standard in felul urmator:

tranzistorul T3 se inlocuieste cu o structura Darlington formata din T3, T5 si R6;

rezistenta R4 din circuitul portii standard se inlocuieste cu o rezistenta neliniara formata din R4, R5, T6

Structura Darlington are o rezistenta de iesire R_CE de valoare mai mica decat valoarea rezistentei tranzistorului T3 din schema standard. Acest lucru face ca incarcarea capacitatii de sarcina sa aiba loc mai rapid si deci se micsoreaza timpul de comutatie. Pe de alta parte tranzistorul T3 din actuala structura nu se poate satura datorita faptului ca intre colector si baza avem tensiune de saturatie a tranzistorului T5. Neintrand in saturatie tranzistorul T3 comuta rapid din conductie in blocare, situatie care determina tot o micsorare a timpului de comutare.

Rezistenta neliniara formata din R4, R5 si T6 lucreaza astfel:

la intrarea in conductie a lui T4 valoarea rezistiva este mare, determina ca tot curentul de emitor al lui T2 sa intre in baza lui T4 si sa il satureze rapid.

- la comanda de blocare a lui T4 rezistenta echivalenta a ansamblului R4, R5 si T6 este mica determinand evacuarea rapida a sarcinii stocate in baza lui T4, deci iesirea rapida din saturatie a lui T4.

jonctiunea baza emitor a tranzistorului T3 indeplineste rolul diodei D din schema portii TTL standard.

O astfel de configuratie are timpul de propagare de 6 ns si puterea disipata de 22mW.

Poarta TTL Schottkz (TTL S)

reduce timpul de propagare prin evitarea intrarii in saturatie a tranzistoarelor. Acest lucru este posibil prin utilizarea in paralel cu jonctiunea baza colector a tranzistorului unei diode Schottkz.

Datorita faptului ca dioda se polarizeaza la 0,3 V, jonctiunea baza-colector nu va avea niciodata tensiunea intrarii in saturatie.

t_p= 3nS, p=22mW

Advanced Low Schottkz 4nS 1mW

Circuite TTL cu colectorul in gol

Doua circuite TTL cu iesirile legatate

poarta care este in se distruge;

circuitele logice TTL nu se conectza cu iesirile in paralel. Pentru a utiliza circuitele utilizate in paralel s au proiectat circuite logice cu colectorul in gol sau circuite logice cu 3 stari . Circuitul standard pentru poarta cu colectorul in gol este urmatorul:

Rezistenta R se conecteaza in exteriorul circuitului si se calcueaza in functie de numarul de porti logice conecatate in paralel ,astfel incat sa asigure pragurile logice la iesire si la intrare. Aceasta rezistenta se poate conecta la o sursa de tensiune diferita de sursa de +5 V a circuitului .Acest lucru este un avantaj pentru a conecta circuit cu colector in gol cu circuite din alte familii logice .Simbolul unei porti cu conectori in gol :

Presupunem ca o sa conectam un numar de porti logice:

Cazul I:

Toate cele M porti se afla in 1 logic ;

Cazul II:

O singura poarta din cele M de iesire este in 0 restul in 1:

U_OLmax

Circuite cu 3 stari

- porti normale care au in plus un pin de selectie CIP select . Cand acest pin este coectat la 1 poarta functioneaza ca o poarta normala ,cand pinul CIP select este in 0 poarta trece in a treia stare de impedanta ridicata fiind inactiva pe linia 0 date.

Stari 0(primeste curent),1(debiteaza curent) ,Hi z nici nu cedeaza nici nu primeste curent)

C_s - CIP select (selector cip

T_s - tranzistor de selectie

D_s - dioda de selectie

Daca C_s="1" ,atunci tranzistorul de selectie T_s si dioda de selectie D_s este blocata, jonctiunea BE corespunde tranzistorului T1 este blocat. În aceste conditii poarta logica functioneaza conform starii logice a semnalului u_i1 si u_i2. Daca C_s="0 tranzistorul T1 se va satura indifferent de semnalele de u_i1 si u_i2, T2 va fi blocat si T4 va fi blocat , T_s se satureaza , D_s se deschide (conduce) si potentialul bazei T3 va scade (U_M scade) astfel incat T2-T3 se blocheaza. În aceste conditii circuitul se afla in Hi-z (stare de mare impedanta). Iesirea portilor logice este izolata si fata de masa si fata de +U. Astfel de circuite se utilizeaza pentru legarea mai multor sisteme la aceeasi magistrala. O aplicatie a circuitelor cu 3 stari o reprezinta sistemul de transmisie de date.

(bidirectionale primesc si emit; activez numai potile care ma intereseaza, sunt activate prin CIP select. Celelalte avand pe magistrala in starea de inalt si nu influenteaza mag.; receptoarele < 10, emitator - 1 are CIP select pe 1)

Pentru inversor tabelul de adevar este: (circuitul este selctat cand Cs 1, lucreaza normal

Un singur semnal C_s trebuie sa ia valoarea 1 la un moment dat, celelalte 2 trebuie sa ia valoarea 0.

Ex: Cs₁ = 1, Cs₂ = Cs₃ = 0, atunci : S₁ transmite prin inversorul I₁₁, iar celelalte sisteme S₂ si S₃ receptioneaza informatii prin I₂₂ si I₃₂. Cs₂ = 1, Cs₃ = Cs₁ = 0

Reguli de utilizare ale circuitelor integrate TTL

Din punct de vedere practic trebuie respectate anumite reguli :

Decuplarea surselor de alimentare.

Pinii de intrare neutilizati nu trebuie lasati neconectati.

O posibilitate este conectarea lor la sursa de alimentare printr-o rezistenta, pentru portile "Si" si se conecteaza la masa pentru portile "Sau". Acesti pini se mai pot conecta la alte intrari utilizate.

Variante circuite:

-seria comerciala: U = 4,75 ÷ 5,25V; T⁰C = 0⁰ ÷ 75⁰C

-seria militara: U = 4,5 ÷ 5,5V; T⁰C = 50⁰ ÷ 125⁰C