Circuite basculante bistabile de tip J-K sincron

Circuite basculante bistabile de tip J-K sincron

Schema acestiu circuit se obtine din cea precedenta, prin introducerea unei borne de tact , care sa controleze portile de intrare (fig. 20 a).

Tabelul de adevar al circuitului este reprezentat in (fig. 20b).Este indicat sa fie examinata in detaliu situatia Jn=Kn=1.Se presupunde ca exista starea Q=1,caz in care, cele doua iesiri QsiQ asigura deschiderea portii P si blocarea portii P .Atata timp cat CK=0 semnalele S' si R' vor fi in 0 logic (S'=R'=0).Daca pe borna de tact (CK)semnalul trece din 0 in 1 , pe iesirea portii P se va obtine semnalul R'=1, iar pe iesirea portii P semnalul S'=0 , ceea ce determina trecerea circuitului in starea Q=0.

Odata cu trecerea circuitului in aceasta stare , poarta P se va bloca si poarta P se va deschide.

In concluzie , pe durata tactului (CK=1) si comanda Jn=Kn=1 ,circuitul trece singur dintr-o stare in alta .

(Fig20) CBB de tip J-K sincron : a) schema logica ; b) tabelul de adevar