Circuite
logice integrate TTL
Circuitele
TTL (tranzistor - tranzistor - logic) s-au impus datorita unor
performante deosebite (viteza mare si putere disipata
redusa) si unei diversitati remarcabile fiind la un moment
dat cea mai raspandita familie de circuite digitale. Familia
logica TTL este astazi diversificata in mai multe serii de
circuite, fiecare serie avand un domeniu optim de utilizare dar
compatibile intre ele. Seria
normala sau standard TTL are indicativul 54/74XX iar
in tara noastra CDB 4XX E. Cu toate ca aceasta familie a
fost inlocuita treptat incepand din anii `90 de familia CMOS, ea mai poate
fii intalnita si azi, mai ales in laboratoarele educationale.
Poarta fundamentala este in aceasta familie poarta SI-NU (NAND),
figura 4.5.
Figura 4.5. Poarta
SI-NU TTL.
Circuitul
CDB 400E contine 4 astfel de porti intr-o capsula. Circuitele TTL
sunt alimentate cu tensiunea Vcc 5V si lucreaza in
logica pozitiva. Functia logica este realizata cu
ajutorul tranzistorului multiemitor T1. Tranzistorul T2
indeplineste functia de comanda in contratimp a etajului de
iesire TOTEM-POLE realizat cu tranzistoarele T3, T4
si dioda D. In functie de valoarea tensiunii de iesire in regim
stationar, unul dintre aceste tranzistoare este saturat si
celalalt blocat. Diodele D1 si D2 sunt diode de
limitare pe intrari ce protejeaza intrarile la salturi negative
de tensiune.
Pentru
a arata ca circuitul indeplineste functia SI-NU
sa presupunem mai intai ca toate intrarile se afla la un
potential corespunzator valorii asociate nivelului logic la intrare (2 - 5 V). In aceste
conditii jonctiunile EB ale tranzistorului de la intrare sunt
polarizate invers si jonctiunea BC functioneaza ca o
dioda polarizata direct. T2 este saturat de curentul prin
R1 si jonctiunea BC a lui T1. Datorita
caderii de tensiune pe rezistenta R3 tranzistorul T3
intra in saturatie astfel tensiunea la iesire devine egala
cu tensiunea VCE pentru un tranzistor saturat 0,2 V. Introducerea
diodei D impiedica intrarea in conductie a tranzistorului T4 cand T3 este saturat
deoarece potentialul punctului M nu este suficient pentru deschiderea lui
T4 si diodei D.
Asociind
la intrare unei tensiuni mai mari ca 2 V nivelul logic si unei tensiuni la
iesire mai mici de 0,4 V nivelul logic , rezulta ca acest
circuit asigura la iesire daca toate intrarile sunt la . In figura 4.6,a se dau
curentii de intrare si iesire corespunzatori.
In
figura 4.6, b sunt marcate tensiunile si curentii care rezulta
cand cel putin una dintre intrari este la (corespunzator unei
tensiuni de intrare mai mici de 0,8 V) iar celelalte la . Se va vedea ca in acest caz
iesirea portii este la (corespunzator unei tensiuni mai
mari ca 2,4 V ). Daca o intrare se afla la 0 V, atunci
jonctiunea EB corespunzatoare este deschisa si
potentialul punctului P este 0,7 V, insuficient pentru a deschide pe T2
si T3 care prin urmare sunt blocate. Potentialul punctului
M este ridicat si tranzistorul T4 conduce permitand
iesirii sa se afle la un potential ridicat corespunzator
nivelului logic . Valoarea potentialului
asociat acestui nivel este:
V0H Vcc - R2IB4 -VBEsatT4
- VD 3,6 V