Creeaza.com - informatii profesionale despre


Evidentiem nevoile sociale din educatie - Referate profesionale unice
Acasa » tehnologie » electronica electricitate
Minimizarea functiilor logice

Minimizarea functiilor logice


Minimizarea functiilor logice

Competente:

Identifica componente electronice

Analizeaza montaje cu circuite integrate digitale

Prin minimizare se intelege trecerea de la o forma canonica la o forma elementara de exprimare a functiei, prin eliminarea unor variabile de intrare din termenii functiei.

Scopul minimizarii consta in obtinerea unei expresii a carei implementare va costa mai putin sau care va opera mai rapid decat prin implementarea expresiei initiale.

Una dintre cele mai  raspandite metode de minimizare este aceea utilizand diagramele Veitch-Karnaugh.

Minimizarea prin diagramele Veitch-Karnaugh reprezinta o metoda vizuala simpla de identificare a termenilor care pot fi combinati.

Tehnica minimizarii cu ajutorul diagramelor Veitch-Karnaugh:

I. Se incepe, de obicei, de la   functia exprimata ca suma de produse.

II. Se marcheaza cu 1 casutele din diagrama Veitch-Karnaugh care corespund termenilor din expresie; casutele ramase pot fi marcate fie cu zerouri pentru a indica faptul ca functia va fi 0 in aceste situatii, fie vor ramane goale.

III. Se grupeaza cele mai largi suprafete valide de 1 formate din casute adiacente pe orizontala sau verticala (suprafetele pot contine un numar de patrate egal cu puteri ale lui 2).

IV. Casutele de-a lungul unei laturi sunt considerate adiacente inclusiv cu cele de pe latura opusa (sus si jos sau stanga si dreapta), intrucat ele corespund termenilor care au doar o variabila diferita.

V. Aceste suprafete maximale corespund termenilor elementari, iar reprezentarea grafica este ilustrarea teoremei:

VI. Forma elementara se obtine ca o suma de produse, unind prin operatori SI (AND) termenii elementari rezultati in urma etapei V.

Exemplu: Sa se minimizeze functia

f = P0+P2+P5+P7+P8+P9 +P10 +P11 +P12 +P14



folosind diagrama V-K .

REZOLVARE:

AB

CD

00

01

11

10

00

1

1

1

01

1

1

11

1

1

10

1

1

1

Figura 3

ü Pentru construirea diagramei Karnaugh se poate porni si de la f.c.n.c., caz in care suprafetele maximale vor fi date de casutele adiacente continand 0 logic.

ü Se prefera, totusi, lucrul cu f.c.n.d., care are avantajul, pe langa comoditatea oferita de lucrul cu expresii algebrice care contin sume de produse, si pe acela al implementarii cu porti tip NAND, mai raspandite si mai avantajoase tehnologic.





Politica de confidentialitate


creeaza logo.com Copyright © 2024 - Toate drepturile rezervate.
Toate documentele au caracter informativ cu scop educational.