Sinteza functiilor logice cu porti logice

Sinteza functiilor logice cu porti logice

Competente:

Identifica componente electronice

Analizeaza montaje cu circuite integrate digitale

Sinteza functiilor logice folosind porti logice presupune implementarea in practica a functiilor logice cu diverse porti logice. Prin urmare, se va ajunge la o proiectare si o desenare a schemei cu simbolurile logice asociate circuitelor si la calcularea numarului de circuite integrate necesare.

O implementare eficienta impune un numar redus de porti logice - o schema minima - necesitand un pret de cost cat mai redus si prezentand un grad de fiabilitate cat mai ridicat.

Sinteza cu porti logice este o implementare cu circuite integrate pe scara redusa (SSI), deoarece circuitele utilizate sunt dintre cele mai simple: porti NU, SI, SAU, SI-NU, SAU-NU, SAU-EXCLUSIV (XOR).

Etapele sintezei sau implementarii cu porti logice sunt urmatoarele:

1. Minimizarea functiei logice.

Pentru implementarea unei singure functii logice, se impune, mai intai, minimizarea acesteia, pentru obtinerea unei forme elementare.

2. Minimizarea implementarii

A doua etapa in procesul de sinteza o constituie compararea schemelor obtinute prin implementarea functiei elementare cu diverse porti si alegerea tipului de poarta care conduce la schema cea mai redusa ca dimensiuni.

Pentru minimizarea implementarii unei functii logice este necesar ca:

Sa se utilizeze circuite integrate cat mai uniforme ca tip, pentru a preintampina eventuale disfunctionalitati ale schemei

Sa se aleaga tipul de circuit integrat cel mai potrivit pentru implementare

Datorita versatilitatii portilor SI-NU (NAND), orice schema cu porti logice se poate transforma intr-o schema echivalenta cu porti SI-NU.

De exemplu, o poarta SI-NU poate fi utilizata ca poarta inversoare daca se realizeaza una din urmatoarele configuratii:

	Figura 18

EXEMPLU:

Sa se minimizeze functia urmatoare utilizand diagramele V-K:

REZOLVARE:

Functia trebuie adusa la forma canonica; se vor completa variabilele lipsa din expresiile termenilor canonici folosind relatia X + X) = 1 (principiul tertului exclus).

Diagrama Veitch-Karnaugh corespunzatoare f.c.n.d. este urmatoarea:

Figura 19

Tabelul de adevar asociat acestei functii va fi tabelul urmator:

Tabelul 12

Suprafata maxima ce acopera 1-rile corespunde lui si are dimensiunea 2² patrate (deoarece laturile diagramei sunt adiacente).

Functia minima se poate implementa cel mai bine cu un CI tip TTL 7400, in care se vor utiliza 3 dintre cele patru porti NAND aflate in integrat (atat operatorul NU cat si operatorul SI pot fi realizati utilizand operatorul si poarta corespunzatoare NAND).