Alte familii de circuite integrate TTL

Alte familii de circuite integrate TTL

Circuite logice TTL de putere mica (LP-TTL)

Dupa cum s-a prezentat anterior familia TTL standard este caracterizata de un timp de propagare de t_p=10 ns la o putere consumata de P_c=10 mW. In aplicatiile in care t_p nu are o importanta atat de mare, dar se urmareste o putere consumata pe poarta cat mai mica se utilizeaza familia TTL de mica putere (LP-TTL) caracterizata de putere consumata pe poarta P_c=1 mW si un timp de propagare este practic identic cu cea a portii TTL- standard, dar valoarea rezistentelor din circuit sunt marite pentru a obtine un consum mai redus.

Circuite logice TTL - rapide (HTTL)

Micsorand valorile rezistentelor din circuitul portii TTL standard scad timpii de propagare, marindu-se in schimb puterea disipata pe poarta. Cand frecventa de lucru este elementul important, in afara micsorarii valorii rezistentelor si a utilizarii diodelor de limitare de la intrarea circuitului standard i se mai aduc doua imbunatatiri:

- inlocuirea tranzistorului T₄ cu un repetor pe emitor in montaj de amplificator Darlington.

- inlocuirea rezistentei R₃ din emitorul lui T₂ cu o rezistenta neliniara.

In figura 4.16 se prezinta schema unei porti TTL rapide.

Rolul elementelor introduse este urmatorul:

1.a. Rezistenta echivalenta a dipolului constituit de T₅ si R₃ si R₅ este mare la tensiuni V_BE3 mici, ceea ce duce la o intrare mai rapida in conductie a lui T₃ (deci un timp de comutatie directa mai mic).

1.b. Pentru tensiuni V_BE3 mai mari corespunzatoare intrarii in saturatie a lui T₃ (V_BE3>0,8 V) rezistenta echivalenta este mica (mai mica ca R₃ din schema portii TTL standard) suntand jonctiunea BE₃ si micsorand astfel curentul de baza a lui T₃ cea ce are ca efect micsorarea sarcinii stocate in baza si respectiv accelerarea comutatiei inverse (evacuarea sarcinilor stocate in baza) deci t_pHL devine mai mic.

2. Inlocuirea tranzistorului T₄ cu un repetor pe emitor in montaj de amplificator Darlington. Jonctiunea EB a tranzistorului T₆ indeplineste acelasi rol cu dioda D si anume de a bloca tranzistorul T₄ cand T₃ conduce. Grupul format din tranzistoarele T₄ si T₆ si rezistenta R₆ constituie o structura Darlington care are o rezistenta de intrare (vazuta in baza lui T₆) de valoare mare, sarcina capacitiva a lui T₂ micsorandu-se, ceea ce mareste viteza de tranzitie a tensiunii in colectorul lui T₂; de asemenea are o rezistenta de iesire mai mica decat rezistenta de iesire a circuitului standard si, prin urmare, creste viteza de raspuns a portii deoarece in cazul rezistentei de iesire mai mici orice capacitate care sunteaza iesirea poate fi incarcata mai rapid. Se poate observa de asemenea ca tranzistorul T₄ nu se satureaza niciodata deoarece jonctiunea s-a C-B nu poate fi polarizata direct intrucat V_CE a tranzistorului T₆ care conduce (eventual la saturatie) este totdeauna pozitiva.

Figura 4.16. Poarta SI-NU HTTL.

Subfamilia TTL Schottky

O scadere mai mare a timpilor de propagare printr-o poarta logica se poate realiza prin doua solutii:

1. Reducerea duratei de viata a purtatorilor minoritari. Se obtine in general prin doparea siliciului cu aur.

Evitarea saturarii tranzistoarelor

Aceste circuite au aceeasi schema ca si circuitele TTL rapide, dar folosesc tranzistoare nesaturate (figura 4.17.b). Evitarea intrarii in saturatie se face folosind o dioda Schottky conectata in paralel pe jonctiunea baza-colector a tranzistorului. (figura 4.17.a) Dioda Schottky se obtine prin realizarea unui contact metal - semiconductor (Al si Si de tip n). Avantajul diodei Schottky consta in aceea ca nu stocheaza sarcini in jonctiune (timpul de stocare are valoare redusa t_s<1 ns) si are o tensiune de deschidere de 0,3-0,4 V mai mica decat jonctiunea tranzistorului care este 0,6 V, impiedicand saturarea acestuia.

s

Figura 4.17. a) Tranzistorul Schottky. b) Poarta SI-NU TTL Schottky.

Prin intrare in conductie a diodei colectorul tranzistorului nu va avea niciodata un potential suficient pentru polarizarea directa a jonctiunii colector-baza. Se obtine astfel o micsorare a timpului de propagare (t_pd=3 ns) prin micsorarea timpului de stocare la o putere disipata medie de 20 mW pe poarta.

Varianta de porti TTL Schottky de mica putere (LPSTTL) are aceeasi structura, dar curentii prin tranzistoare sunt mai mici, efect care se obtine prin marirea valorilor rezistentelor. Timpii de comutatie cresc insa fata de valoarea normala. Se foloseste in special in montaje mixte care cuprind atat circuite logice TTL cat si circuite din familia MOS sau CMOS.

Majoritatea portilor TTL folosite astazi sunt din familia Schottky sau una din subfamiliile acesteia. Circuitele din familia Schottky contin litera S in indicativ ca de exemplu 74Sxx, iar cele de mica putere literele LS, 74LSxx. Alte tipuri de circuite TTL Schottky sunt cele din seria AS (advanced Schottky), ALS (advanced low - power Schottky), si F (fast Schottky). Parametrii circuitelor Scottky sunt prezentati in tabelul urmator, alaturi de parametrii seriei TTL standard inclusa pentru comparatie.

Circuite logice TTL cu colectorul in gol

Doua sau mai multe porti SI-NU in structura obisnuita nu pot avea iesirile cuplate in paralel. Presupunem doua asemenea porti a caror iesiri sunt cuplate in paralel (figura 4.18).

Figura 4.18. Studiul a doua iesiri TTL cuplate in paralel

Daca ambele iesiri sunt simultan la '0' sau simultan la '1', circuitul functioneaza corect. In cazul in care o iesire se afla la '0' si alta la '1' tranzistorul T₄' al circuitului cu iesire in '1' logic este legat la masa prin tranzistorul T₃ al circuitului cu iesirea in '0' logic fiind parcurs astfel de un curent mare (cca. 40 mA) limitat numai de dioda si rezistenta mica de 130 W, un asemenea regim se mentine pana cand nivelele logice se schimba. Aceasta atrage dupa sine cresterea puterii absorbite de la sursa de alimentare si, ceea ce e mai important, disiparea unei puteri excesiv de mari in tranzistoarele T₃ si T₄' si in rezistenta de 130 W. Drept consecinta, parametrii portii se modifica (daca tranzistoarele nu se distrug prin ambalare termica) pierzandu-se imunitatea la zgomot, deoarece, pentru un asemenea curent (40 mA), potentialul colectorului lui T₃ din stanga e mai mare de 0,4, iar al celui din dreapta e mai mic decat 2,4 V garantati alterandu-se astfel, nivelele logice '0' si '1'.

Pentru a cupla totusi in paralel mai multe porti se utilizeaza circuite cu colectorul in gol (figura 4.19).

a) Schema circuitului b) Simbolul circuitului

Figura 4.19. Circuitul TTL cu colectorul in gol.

O asemenea poarta este identica cu poarta TTL standard din care lipseste insa repetorul pe emitor din etajul in contratimp (T₄ si D) care este inlocuit de o rezistenta de sarcina R_L a carei valoare se calculeaza din urmatoarele considerente:

-R_Lmax se determina din conditia ca V_0H 2,4 V;

-R_Lmin se determina din conditia ca V_0L 0,4 V.

Aceste valori se obtin tinand cont de curentii debitati, de portile conectate in paralel si de curentii absorbiti de portile comandate si sunt:

unde m reprezinta numarul de porti ale caror iesiri sunt cuplate in paralel, iar N numarul intrarilor comandate. Se au in vedere urmatoarele valori: V_CC=5 V, I_OHmax=800 mA, I_OLmax=16 mA, I_ILmax=1,6 mA, I_IHmax=40 mA, V_OLmax=0,4 V, V_OHmin=2,4 V. Se constata ca valoarea minima a rezistentei R_L nu depinde de numarul portilor cuplate in paralel.

In practica se alege o valoare pentru R_L cuprinsa intre cele doua valori calculate. In cataloage se dau tabele de dimensionare functie de numarul m al iesirilor cuplate in paralel si numarul N de porti comandate.

a) b)

Figura 4.20 Implementarea functiei logice SI cu: operatori SI-NU (a), SI - cablat (b).

Operatia de interconectare a iesirilor mai multor circuite cu colectorul in gol este denumita in literatura de specialitate sub numele de cablare, iar functia logica realizata SI-cablat. Cablarea iesirilor portilor cu colectorul in gol, in vederea obtinerii functiei SI, (figura 4.20) este mai avantajoasa decat realizarea aceleiasi operatii cu operatori SI-NU obisnuiti, deoarece se economisesc doua nivele de logica si in consecinta se reduce timpul de propagare.

Circuite logice TTL cu trei stari (TSL)

Pentru sistemele actuale de calcul digital ce utilizeaza magistrale comune de date, la care sunt cuplate atat receptoare cat si mai multe surse de semnal numeric, au fost concepute in cadrul familiei de circuite logice TTL circuite specializate denumite porti cu trei stari sau TSL (Tri-State-Logic).

Acestea au avantajul fata de portile cu colectorul in gol ca pastreaza toate performantele circuitelor TTL obisnuite avand etaj de iesire in contratimp. Schema circuitului TSL este data in figura 4.21. Circuitul este prevazut cu o borna suplimentara de comanda INHIBITIE (I). Daca intrarea este pe '1' logic tranzistorul T5 si dioda d sunt blocate. Circuitul functioneaza ca un inversor obisnuit fata de intrarea A. Daca nivelul semnalului pe devine '0' logic T₅ conduce la saturatie, se deschide jonctiunea baza-emitor a lui T₁, iar T₂ si T₃ sunt blocati. Curentul ce trece in aceasta situatie prin R₂ spre baza lui T₄ este deviat prin dioda d deschisa. Tensiunea din anodul diodei d aproximativ 0,9 V este insuficienta pentru deschiderea tranzistorului T₄ care prin urmare este blocat. Cum si tranzistorul T₃ este blocat, indiferent de valoarea variabilei logice de la intrarea A circuitul se comporta la iesire ca o impedanta mare. Aceasta stare se numeste stare de impedanta mare, HiZ (High Z) sau stare izolata.

a) b)

Figura 4.21. Circuite logice cu trei stari (TSL) : schema interna (a); simbolul (b)

Tabelul de adevar al inversorului TSL este prezentat in continuare: