Schema portii este data in figura 4.1. Functionarea circuitului este asemanatoare cu a portii SI-NU. Grupurile de tranzistoare T1, T2 si T1', T2' constituie doua etaje de intrare conectate in paralel pe rezistentele R2 si R3. Daca unul din tranzistoarele T2 sau T2' este saturat atunci nivelul logic de iesire va fi 0. Rezulta ca pentru a avea nivel logic 1 la iesire trebuie ca ambele tranzistoare T2 si T2' sa fie blocate, ceea ce inseamna ca: VIA = VIB = VIL. Functia logica realizata va fi deci:
R1 Y= T1' T2 VIA VIB
Figura 4.15. Poarta SAU-NU TTL
Politica de confidentialitate |
.com | Copyright ©
2024 - Toate drepturile rezervate. Toate documentele au caracter informativ cu scop educational. |
Personaje din literatura |
Baltagul – caracterizarea personajelor |
Caracterizare Alexandru Lapusneanul |
Caracterizarea lui Gavilescu |
Caracterizarea personajelor negative din basmul |
Tehnica si mecanica |
Cuplaje - definitii. notatii. exemple. repere istorice. |
Actionare macara |
Reprezentarea si cotarea filetelor |
Geografie |
Turismul pe terra |
Vulcanii Și mediul |
Padurile pe terra si industrializarea lemnului |
Termeni si conditii |
Contact |
Creeaza si tu |